

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 64-031131

(43)Date of publication of application : 01.02.1989

(51)Int.Cl.

G02F 1/17
G09G 3/16

(21)Application number : 62-186726

(71)Applicant : NIKON CORP

(22)Date of filing : 28.07.1987


(72)Inventor : MOGI KIYOSHI

(54) METHOD FOR DRIVING ELECTROCHROMIC ELEMENT

(57)Abstract:

PURPOSE: To satisfactorily shorten the time for transition to a 2nd density state without deteriorating an electrochromic (EC) layer by monitoring a 1st voltage actually impressed on the EC layer and comparing the same with the 2nd voltage corresponding to the prescribed coloring density.

CONSTITUTION: Voltage V_S of a comparing terminal 16b of a voltage comparator 16 is previously set at $V_S = V_2$. A common terminal 12a and selection terminal 12c of a switch 12 are connected. The voltage V_C of the terminal 16a and the voltage V_2 of the terminal 16b are compared in the voltage comparator 16 and a voltage source 14 is so controlled that the output of the voltage source 14 attains a voltage V_F for coloring in the case of $V_C < V_2$ in the result of the comparison and the output of the voltage source 14 attains a voltage V_R for decoloring in the case of $V_C > V_2$. The common terminal 21a and selection terminal 12b of the switch 12 are then connected for a prescribed period of time and the overvoltage of V_F or V_R is impressed on an EC element 10. Such stages are alternately repeated until the difference between the voltage V_C and V_2 attains the difference within a prescribed permissible range. The time for transition to the 2nd density is thereby satisfactorily shortened without deteriorating the EC layer.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision]

of rejection]

[Date of requesting appeal against examiner's
decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平 1 - 3 1 1 3 1

(43) 公開日 平成1年(1989)2月1日

(51) Int. Cl. ⁵	識別記号	庁内整理番号	F I	技術表示箇所
G 0 2 F	1/17	1 0 5		
G 0 9 G	3/16			
			G 0 2 F	1/17 1 0 5
			G 0 9 G	3/16

審査請求 有

(全 5 頁)

(21) 出願番号	特願昭62-186726	(71) 出願人	000000411 株式会社ニコン 東京都千代田区丸の内3丁目2番3号
(22) 出願日	昭和62年(1987)7月28日	(72) 発明者	茂木 清 東京都品川区西大井1丁目6番3号 日本光 学工業株式会社大井製作所内
		(74) 代理人	佐藤 正年

(54) 【発明の名称】 エレクトロミック素子駆動法

(57) 【要約】 本公報は電子出願前の出願データであるため要約のデータは記録されません。

【特許請求の範囲】

エレクトロクロミック素子の一对の電極間に第1の電圧を印加することによって、第1の濃度状態から第2の濃度状態へ遷移させるエレクトロクロミック素子の駆動法において、

エレクトロクロミック層に実際にかかっている第1の電圧をモニターし、第1の電圧と前記所望の発色濃度に対応する第2の電圧とを比較しつつ、

上記比較結果に基づき、上記第1の電圧が第2の電圧より低い場合には第2の電圧より高い所定の過電圧を、上記第1の電圧が第2の電圧より高い場合には第2の電圧より低い所定の過電圧を、前記電極間に印加し、
上記第1の電圧と第2の電圧との差が所定の許容範囲内に達した時に、上記過電圧の印加を停止することを特徴とするエレクトロクロミック素子駆動法。

【発明の詳細な説明】

本発明はエレクトロクロミック素子（以下、ECDと略称する。）の駆動法、特に記憶性を有するECDに過電圧を印加することによって、該ECDの濃度状態を第1濃度状態から第2濃度状態に遷移させる方法に関するものである。

〔従来の技術〕

一般に、ECDは少なくとも一方が透明な一对の電極層とそれらの間に配置されたエレクトロクロミック層（以下、EC層と略称する。）とから形成され、乾電池から得られる程度の駆動電圧を上記一对の電極間に印加すると発色し、逆極性の電圧を印加するか又は電極間を短絡させると消色して元の無色透明に戻るといった性質を有するものである。

また、ECDは電極間に印加する電圧値を変化させることによって、発色濃度を制御することが可能なため、現在では透過又は、反射光量の制御素子として研究されている。

以下、従来におけるECDの発色濃度状態を遷移させる方法について、第3図及び第4図を参照しながら説明する。

ここで、ECDのEC層は一種のコンデンサと見ることができ、発色濃度はこのコンデンサ両端の電圧に比例すると考えられ、ECDは第3図のような等価回路によって表わすことができる。

よって、ここではECDの発色濃度状態を所望の発色濃度状態に遷移する動作を、第3図におけるコンデンサCの両端にかかる電圧に置き換えて説明する。図において、CはEC層に対応する容量Cのコンデンサ、Rは透明電極に対応する抵抗値Rの抵抗である。

第4図には、ECDに所定の電圧を印加した時の、EC層にかかる電圧と電圧の印加時間Tとの関係が示されている。

なお、(A)のグラフにはEC層に初期電圧 v_1 がかかっている第1の濃度状態から、 $V_2 > V_1$ の関係を

もつ電圧 v_2 がかかった第2の濃度状態に遷移する場合の時間的な変化が示され、(B)のグラフには(A)と同様の第1の濃度状態から、 $V_4 < V_1$ なる電圧 v_4 がかかった第2の濃度状態に遷移する時間的な変化が示されている。

従来においては、EC層に初期電圧 V_1 がかかっている第1の濃度状態から、 $V_2 > V_1$ の関係をもつ電圧 v_2 がかかった第2の濃度状態に遷移させる場合に、 v_1 を遷移開始時（時間T。）から当該ECDに印加し、この状態を持続させることによってEC層（コンデンサC）にかかる電圧を v_1 に遷移させていた。この方法による遷移特性は、第4図（A）の破線aによって表わされている。また、EC層に初期電圧 v_1 がかかっている第1の濃度状態から、 $V_4 < V_1$ なる電圧 v_4 がかかった第2の濃度状態に遷移させる場合にも、 v_4 を遷移開始時（時間T。）から当該ECDに印加し、この状態を持続させることによってEC層（コンデンサC）にかかる電圧を v_4 に遷移させており、この方法による遷移特性は、第4図（B）の破線aによって表わされている。

ここで、上記時間 $t = 0$ の時のコンデンサCの両端の電圧が V_1 の第1の濃度状態から、コンデンサCの電圧が v_1 の第2の濃度状態に遷移する場合を例にとってみると、コンデンサCに電圧 v_2 を t 時間だけ印加した時のコンデンサCの両端の電圧を V_t とすると V_t は、 $V_t = V_2 + (V_1 - V_2) \exp(-t/RC) \dots (1)$ のように表わせる。従って、目標とする電圧 v_2 に遷移するのに要する時間はR、Cの大きさによって決まることがわかる。もちろん、目標とする電圧が v_4 の場合も同様である。

しかし、透明電極には一般にITO（Indium-Tin-Oxide）電極が用いられ、上記（1）式のRに対応するITO（透明電極）の抵抗値が高いため、破線aかられかるようにEC層にかかる電圧を遷移させるのに長時間を要するという欠点があった。

そこで、現在では初期電圧 v_1 が印加されて得られる第1の濃度状態から、 v_1 より高い電圧 v_2 が印加されて得られる第2の濃度状態に遷移させる際には、遷移開始時に v_1 より高い電圧 v_3 を印加し、一方初期電圧 v_1 より低い電圧 v_4 が印加されて得られる第2の濃度状態に遷移させる際には、電圧 v_4 より低い電圧 v_5 をECDに印加することで濃度遷移に要する時間を短縮するという方法が使用されている。この方法による遷移特性は、第4図中破線sによって表わされている。

以上の説明及び第4図（A）、（B）より明らかなように、EC層にかかる電圧を、目標とする電圧 V_2 、 V_4 に到達させる場合に、 $V_3 > V_2$ あるいは $V_5 < V_4$ であるような過電圧 V_3 、 v_5 をECDに印加することによって、EC層にかかる電圧を目標とする電圧 v_2 または v_4 にするのに要する時間が短くなる。即ち、EC

Dの第2' a度状態への遷移に要する遷移時間を短縮できることとなった。

〔発明が解決しようとする問題点〕

ところが、上述したような方法では、過電圧印加中にEC層の電圧の検出を行わず、目標とする電圧 V_2 あるいは V_4 となるのに要する時間を正確に知ることが出来ないため、EC層に目標電圧 V_2 、 V_4 以上の過電圧印加されてEC層が劣化したり、所望の電圧 V_2 、 V_4 に到らないうちに電圧印加を停止したりする事態が発生し、過電圧印加による時間短縮の効果が十分に発揮されないという問題点がある。

このような問題点は、EC層の初期電圧 V_1 と目標となる電圧 V_2 、 V_4 が、固定の値ではない中間表現される時などに特に顕著に現れる。

本発明は、かかる点に鑑みてなされたものであり、EC層を劣化させることなく第2濃度状態への遷移時間を良好に短縮できるエレクトロクロミック素子駆動法を提供することを目的とするものである。

〔問題点を解決するための手段〕

本発明に係るエレクトロクロミック素子駆動法は、エレクトロクロミック層に実際にかかっている第1の電圧をモニターし、第1の電圧と所望の発色濃度に対応する第2の電圧とを比較しつつ、該比較結果に基づき、上記第1の電圧が第2の電圧より低い場合には第2の電圧より高い所定の過電圧を、上記第1の電圧が第2の電圧より高い場合には第2の電圧より低い所定の過電圧を印加し、上記第1の電圧と第2の電圧との差が所定の許容範囲内に達した時に、上記過電圧の印加を停止することを技術的要点とするものである。

〔作用〕

本発明においては、エレクトロクロミック層に実際にかかっている第1の電圧をモニターし、所望の発色濃度に対応する第2の電圧と比較するため、EC層を劣化させるような過電圧を実際に印加することなく、良好に第2濃度への遷移が行なえることとなる。

また、電極間には必要時間の間十分に過電圧が印加されるため、第2濃度への遷移時間の最適短縮化を図れることとなる。

〔実施例〕

以下、本発明の一実施例を添付図面を参照しながら詳細に説明する。

第1図には、本発明のエレクトロクロミック素子駆動法に利用される装置（回路）の構成が示されている。図において、10は上述した従来技術と同様にECDの等価回路であり、CはEC層に対応する容量Cのコンデンサ、Rは透明電極に対応する抵抗値Rの抵抗である。ECDの一方の電極は接地され、他方はスイッチ12の共通端子12aに接続されている。

スイッチ12は上記ECDと接続された共通端子12aを有し、該共通端子12aと接続する端子として、電圧

源14に接続された選択端子12bあるいは比較器16に接続された選択端子12cのいずれか一方を選択できるように構成されている。

電圧源14は、着色用電圧VF、消色用電圧VRのいずれか一方をスイッチ12の選択端子12bに出力するように構成されており、着色用電圧VFはEC層に印加されるべきいかなる濃度状態の電圧より高く、しかもECDを劣化させることのない電圧値に設定され、他方の消色用電圧VRはEC層に印加されるべきいかなる濃度状態の電圧より低く、しかもECDを劣化させることのない電圧値に設定されている。

電圧比較器16は、スイッチ12の選択端子12cと接続された比較端子16aと、基準電圧Vsが印加される比較端子16bとを有し、比較端子16aと16bとにかかる電圧の大小を比較できるように11成され、更にこの比較結果に基づいて上記電圧源14から出力される電圧を、着色用電圧VFと消色用電圧VRのどちらか一方を選択制御するようになっている。

次に、EC層に電圧 V_1 が印加された第1の濃度状態から電圧 V_2 （ $V_2 > V_1$ ）が印加された第2の濃度状態に遷移する場合の動作を第2図を参照しながら各工程の順を追って説明する。

第2図には、上述した従来技術において参照した第4図と同様に、EC層にかかる電圧 V と電圧の印加時間Tとの関係が示されている。

予め電圧比較器16の比較端子16bの電圧Vsを $V_s = V_2$ とし、スイッチ12の共通端子12aと選択端子12cとを接続する。この時、電圧比較器の出力インピーダンスは一般に大きいので、端子16aにはEC層にかかる電圧、すなわちECD等価回路中のコンデンサCの両端電圧Vcが現れる。

次に、電圧比較器16において、端子16aの電圧Vcと端子16bの電圧 V_2 と比較し、該比較結果が $V_c < V_2$ の場合には電圧源14の出力がVFとなるように、 $V_c > V_2$ の場合には電圧源14の出力がVRとなるように電圧源14を制御する。・・・（工程1）

次に、スイッチ12の共通端子12aと選択端子12bとを所定時間接続し、ECDにVFあるいはVRの過電圧印加を行う。・・・（工程2）この時、ECDにVFが印加された場合にはコンデンサC（EC層）に充電が起こり、電圧Vcが上昇することによってECDの発色濃度が上昇する。逆にECDにVRが印加された場合にはコンデンサC（EC層）に放電が起こり、電圧Vcが下降してECDの発色濃度が低下する。

次に、工程2の過電圧印加の動作を所定時間行った後に、再びスイッチ12の共通端子12aと選択端子12cとを接続し、上記工程1の比較動作に戻り変化後のVcの値と V_2 と比較する。

そして、このような上記工程1と工程2をVcと V_2 の電圧の差が所定の許容範囲内に達するまで交互に繰り返

す。

そして、 V_c と v_2 の電圧の差が所定の許容範囲内に達した時に、スイッチ 12 の共通端子 12 a をいずれの選択端子 12 b、12 c ととも接続せず開放状態として ECD の発色濃度の遷移を終了する。・・・（工程 3）

以降、ECD は記憶性を有するので、スイッチ 12 の共通端子 12 a と選択端子 12 b、12 c とを開放状態にしても、EC 層の電圧を v_2 付近の所定の許容範囲、即ち ECD の発色濃度を所望の状態に維持できる。

以上のように、上記実施例によれば、実際の EC 層の電圧 V_c と所望の発色濃度に対応する EC 層の電圧 v_2 とを比較器 16 によって比較する工程 1 と、該比較器 16 の比較結果に基づく過電圧の印加、停止を行なう工程 2 を有し、両工程を交互に作用させているため、EC 層の電圧を初期電圧 v_1 から v_2 への遷移を短時間で良好に行なえ、従って ECD の所望の発色濃度への遷移時間を良好に短縮できるという効果がある。

なお、本発明は上記実施例に限定されるものではなく、 V_c と $V-2$ の電圧の差が所定の許容範囲内に達した後においても、上述したような V_c と v_2 を比較する動作を続け、何等かの要因で V_c の値が変化した時に工程 3 の動作に戻り一連の動作を繰り返すようにしても良い。また、工程 3 のその他の方法として、スイッチ 12 に電圧 v_2 が印加された選択端子 12 d を別に設け、 V_c と v_2 の電圧の差が一旦所定の許容範囲内に達したならば、端子 12 c と 12 d を接続し完全に V_c と v_2 が等しくなるまで ECD に v_2 を印加するようにしても良く、更にその後に、 V_c と v_2 を比較する動作を持続し、何等かの要因で V_c の値が変化した時に再度端子 12 c と 12 d を接続し ECD に v_2 を印加するようにしても良い。

〔発明の効果〕

以上説明したように、本発明は EC 層を劣化させることなく、第 2 濃度への遷移時間を良好に短縮できるという格別の効果がある。

【図面の簡単な説明】

第 1 図は本発明の一実施例による方法を 1 ト用した装置の構成図、第 2 図は実施例の作用を示すグラフ、3 4 3 図は本発明及び従来技術に係る ECD の等価回路図、第 4 図は従来技術の作用を示すグラフである。

「主要部の符号の説明」

10・・・ECD 等価回路、12・・・スイッチ、14・・・電圧源、16・・・比較器。

代理人 弁理士 佐藤正年

□ EA/ : j i (T)

(A)

(B)

⑨ 日本国特許庁(JP)

⑩ 特許出願公開

⑪ 公開特許公報(A)

昭64-31131

⑫ Int.Cl.⁴

識別記号

庁内整理番号

⑬ 公開 昭和64年(1989)2月1日

G 02 F 1/17
G 09 G 3/16

1 0 5

7204-2H
8621-5C

審査請求 未請求 発明の数 1 (全5頁)

⑭ 発明の名称 エレクトロミック素子駆動法

⑮ 特 願 昭62-186726

⑯ 出 願 昭62(1987)7月28日

⑰ 発 明 者 茂 木 清 東京都品川区西大井1丁目6番3号 日本光学工業株式会社
大井製作所内

⑱ 出 願 人 株式会社ニコン 東京都千代田区丸の内3丁目2番3号

⑲ 代 理 人 弁理士 佐藤 正年

明 細 書

1. 発明の名称

エレクトロクロミック素子駆動法

2. 特許請求の範囲

エレクトロクロミック素子の一对の電極間に第1の電圧を印加することによって、第1の濃度状態から第2の濃度状態へ遷移させるエレクトロクロミック素子の駆動法において、

エレクトロクロミック層に実際にかかっている第1の電圧をモニターし、第1の電圧と前記所望の発色濃度に対応する第2の電圧とを比較しつつ、

上記比較結果に基づき、上記第1の電圧が第2の電圧より低い場合には第2の電圧より高い所定の過電圧を、上記第1の電圧が第2の電圧より高い場合には第2の電圧より低い所定の過電圧を、前記電極間に印加し、

上記第1の電圧と第2の電圧との差が所定の許容範囲内に達した時に、上記過電圧の印加を停止することを特徴とするエレクトロクロミック素子

駆動法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明はエレクトロクロミック素子(以下、ECDと略称する。)の駆動法、特に記憶性を有するECDに過電圧を印加することによって、該ECDの濃度状態を第1濃度状態から第2濃度状態に遷移させる方法に関するものである。

〔従来の技術〕

一般に、ECDは少なくとも一方が透明な一对の電極層とそれらの間に配置されたエレクトロクロミック層(以下、EC層と略称する。)とから形成され、乾電池から得られる程度の駆動電圧を上記一对の電極間に印加すると発色し、逆極性の電圧を印加するか又は電極間を短絡させると消色して元の無色透明に戻るという性質を有するものである。

また、ECDは電極間に印加する電圧値を変化させることによって、発色濃度を制御することが可能なため、現在では透過又は、反射光量の制御

特開昭64-31131(2)

素子として研究されている。

以下、従来におけるECDの発色濃度状態を遷移させる方法について、第3図及び第4図を参照しながら説明する。

ここで、ECDのEC層は一種のコンデンサと見ることができ、発色濃度はこのコンデンサ両端の電圧に比例すると考えられ、ECDは第3図のような等価回路によって表わすことができる。よって、ここではECDの発色濃度状態を所望の発色濃度状態に遷移する動作を、第3図におけるコンデンサCの両端にかかる電圧に置き換えて説明する。図において、CはEC層に対応する容量Cのコンデンサ、Rは透明電極に対応する抵抗値Rの抵抗である。

第4図には、ECDに所定の電圧を印加した時の、EC層にかかる電圧Vと電圧の印加時間Tとの関係が示されている。

なお、(A)のグラフにはEC層に初期電圧V₁がかかっている第1の濃度状態から、V₂>V₁の関係をもつ電圧V₂がかかった第2

は、第4図(B)の破線aによって表わされている。

ここで、上記時間t=0の時のコンデンサCの両端の電圧がV₁の第1の濃度状態から、コンデンサCの電圧がV₂の第2の濃度状態に遷移する場合を例にとってみると、コンデンサCに電圧V₂をt時間だけ印加した時のコンデンサCの両端の電圧をV_tとするとV_tは、

$$V_t = V_2 + (V_1 - V_2) \exp(-t/RC) \quad \text{--- (1)}$$

のように表わせる。従って、目標とする電圧V₂に遷移するのに要する時間はR・Cの大きさによって決まることがわかる。もちろん、目標とする電圧がV₄の場合も同様である。

しかし、透明電極には一般にITO(Indium-Tin-Oxide)電極が用いられ、上記(1)式のRに対応するITO(透明電極)の抵抗値が高いため、破線aからわかるようにEC層にかかる電圧を遷移させるのに長時間を要するという欠点があった。

そこで、現在では①初期電圧V₁が印加されて

の濃度状態に遷移する場合の時間的な変化が示され、(B)のグラフには(A)と同様の第1の濃度状態から、V₄<V₁なる電圧V₄がかかった第2の濃度状態に遷移する時間的な変化が示されている。

従来においては、EC層に初期電圧V₁がかかっている第1の濃度状態から、V₂>V₁の関係をもつ電圧V₂がかかった第2の濃度状態に遷移させる場合に、V₂を遷移開始時(時間T₀)から当該ECDに印加し、この状態を持続させることによってEC層(コンデンサC)にかかる電圧をV₂に遷移させていた。この方法による遷移特性は、第4図(A)の破線aによって表わされている。また、EC層に初期電圧V₁がかかっている第1の濃度状態から、V₄<V₁なる電圧V₄がかかった第2の濃度状態に遷移させる場合にも、V₄を遷移開始時(時間T₀)から当該ECDに印加し、この状態を持続させることによってEC層(コンデンサC)にかかる電圧をV₄に遷移させており、この方法による遷移特性

得られる第1の濃度状態から、V₁より高い電圧V₂が印加されて得られる第2の濃度状態に遷移させる際には、遷移開始時にV₂より高い電圧V₃を印加し、一方②初期電圧V₁より低い電圧V₄が印加されて得られる第2の濃度状態に遷移させる際には、電圧V₄より低い電圧V₅をECDに印加することで濃度遷移に要する時間を短縮するという方法が使用されている。この方法による遷移特性は、第4図中破線bによって表わされている。

以上の説明及び第4図(A)、(B)より明らかのように、EC層にかかる電圧を、目標とする電圧V₂、V₄に到達させる場合に、V₃>V₂あるいはV₅<V₄であるような過電圧V₃、V₅をECDに印加することによって、EC層にかかる電圧を目標とする電圧V₂またはV₄にするのに要する時間が短くなる。即ち、ECDの第2濃度状態への遷移に要する遷移時間を短縮できることとなった。

特開昭64-31131(3)

【発明が解決しようとする問題点】

ところが、上述したような方法では、過電圧印加中にEC層の電圧の検出を行わず、目標とする電圧 V_2 あるいは V_4 となるのに要する時間を正確に知ることが出来ないため、EC層に目標電圧 V_2 、 V_4 以上の過電圧印加されてEC層が劣化したり、所望の電圧 V_2 、 V_4 に到らないうちに電圧印加を停止したりする事態が発生し、過電圧印加による時間短縮の効果が充分に発揮されないという問題点がある。

このような問題点は、EC層の初期電圧 V_1 と目標となる電圧 V_2 、 V_4 が、固定の値ではない中間表現される時などに特に顕著に現れる。

本発明は、かかる点に鑑みてなされたものであり、EC層を劣化させることなく第2濃度状態への遷移時間を良好に短縮できるエレクトロクロミック素子駆動法を提供することを目的とするものである。

【問題点を解決するための手段】

本発明に係るエレクトロクロミック素子駆動法

【実施例】

以下、本発明の一実施例を添付図面を参照しながら詳細に説明する。

第1図には、本発明のエレクトロクロミック素子駆動法に利用される装置(回路)の構成が示されている。図において、10は上述した従来技術と同様にECDの等価回路であり、CはEC層に対応する容量Cのコンデンサ、Rは透明電極に対応する抵抗値Rの抵抗である。ECDの一方の電極は接地され、他方はスイッチ12の共通端子12aに接続されている。

スイッチ12は上記ECDと接続された共通端子12aを有し、該共通端子12aと接続する端子として、電圧源14に接続された選択端子12bあるいは比較器16に接続された選択端子12cのいずれか一方を選択できるように構成されている。

電圧源14は、着色用電圧 V_F 、消色用電圧 V_R のいずれか一方をスイッチ12の選択端子12bに出力するように構成されており、着色用

は、エレクトロクロミック層に実際にかかっている第1の電圧をモニターし、第1の電圧と所望の発色濃度に対応する第2の電圧とを比較しつつ、該比較結果に基づき、上記第1の電圧が第2の電圧より低い場合には第2の電圧より高い所定の過電圧を、上記第1の電圧が第2の電圧より高い場合には第2の電圧より低い所定の過電圧を印加し、上記第1の電圧と第2の電圧との差が所定の許容範囲内に達した時に、上記過電圧の印加を停止することを技術的要点とするものである。

【作用】

本発明においては、エレクトロクロミック層に実際にかかっている第1の電圧をモニターし、所望の発色濃度に対応する第2の電圧と比較するため、EC層を劣化させるような過電圧を実際に印加することなく、良好に第2濃度への遷移が行なえることとなる。

また、電極間には必要時間の間十分に過電圧が印加されるため、第2濃度への遷移時間の最適短縮化を図れることとなる。

電圧 V_F はEC層に印加されるべきいかなる濃度状態の電圧より高く、しかもECDを劣化させることのない電圧値に設定され、他方の消色用電圧 V_R はEC層に印加されるべきいかなる濃度状態の電圧より低く、しかもECDを劣化させることのない電圧値に設定されている。

電圧比較器16は、スイッチ12の選択端子12cと接続された比較端子16aと、基準電圧 V_s が印加される比較端子16bとを有し、比較端子16aと16bとにかかるとの電圧の大小を比較できるように構成され、更にこの比較結果に基づいて上記電圧源14から出力される電圧を、着色用電圧 V_F と消色用電圧 V_R のどちらか一方を選択制御するようになっている。

次に、EC層に電圧 V_1 が印加された第1の濃度状態から電圧 V_2 ($V_2 > V_1$) が印加された第2の濃度状態に遷移する場合の動作を第2図を参照しながら各工程の順を述べて説明する。

第2図には、上述した従来技術において参照した第4図と同様に、EC層にかかる電圧 V と電圧

の印加時間 T との関係が示されている。

予め電圧比較器16の比較端子16bの電圧 V_s を $V_s = V_2$ とし、スイッチ12の共通端子12aと選択端子12cとを接続する。この時、電圧比較器の入力インピーダンスは一般に大きいので、端子16aにはEC層にかかる電圧、すなわちECD等価回路中のコンデンサCの両端電圧 V_c が現れる。

次に、電圧比較器16において、端子16aの電圧 V_c と端子16bの電圧 V_2 を比較し、該比較結果が $V_c < V_2$ の場合には電圧源14の出力が V_F となるように、 $V_c > V_2$ の場合には電圧源14の出力が V_R となるように電圧源14を制御する。・・・(工程1)

次に、スイッチ12の共通端子12aと選択端子12bとを所定時間接続し、ECDに V_F あるいは V_R の過電圧印加を行う。・・・(工程2)

この時、ECDに V_F が印加された場合にはコンデンサC(EC層)に充電が起こり、電圧 V_c が上昇することによってECDの発色濃度が上昇

以上のように、上記実施例によれば、実際のEC層の電圧 V_c と所望の発色濃度に対応するEC層の電圧 V_2 とを比較器16によって比較する工程1と、該比較器16の比較結果に基づく過電圧の印加、停止を行なう工程2を有し、両工程を交互に作用させているため、EC層の電圧を初期電圧 V_1 から V_2 への遷移を短時間で良好に行なえ、従ってECDの所望の発色濃度への遷移時間を良好に短縮できるという効果がある。

なお、本発明は上記実施例に限定されるものではなく、 V_c と V_2 の電圧の差が所定の許容範囲内に達した後においても、上述したような V_c と V_2 を比較する動作を続け、何等かの要因で V_c の値が変化した時に工程3の動作に戻り一連の動作を繰り返すようにしても良い。

また、工程3のその他の方法として、スイッチ12に電圧 V_2 が印加された選択端子12dを別に設け、 V_c と V_2 の電圧の差が一旦所定の許容範囲内に達したならば、端子12cと12dを接続し完全に V_c と V_2 が等しくなるまでECDに

特開昭64-31131(4)

する。逆にECDに V_R が印加された場合にはコンデンサC(EC層)に放電が起こり、電圧 V_c が下降してECDの発色濃度が低下する。

次に、工程2の過電圧印加の動作を所定時間行なった後に、再びスイッチ12の共通端子12aと選択端子12cとを接続し、上記工程1の比較動作に戻り変化後の V_c の値と V_2 を比較する。そして、このような上記工程1と工程2を V_c と V_2 の電圧の差が所定の許容範囲内に達するまで交互に繰り返す。

そして、 V_c と V_2 の電圧の差が所定の許容範囲内に達した時に、スイッチ12の共通端子12aをいずれの選択端子12b、12cとも接続せず開放状態としてECDの発色濃度の遷移を終了する。・・・(工程3)

以降、ECDは記憶性を有するので、スイッチ12の共通端子12aと選択端子12b、12cとを開放状態にしても、EC層の電圧を V_2 付近の所定の許容範囲、即ちECDの発色濃度を所望の状態に維持できる。

V_2 を印加するようにしても良く、更にその後に、 V_c と V_2 を比較する動作を継続し、何等かの要因で V_c の値が変化した時に再度端子12cと12dを接続しECDに V_2 を印加するようにしても良い。

【発明の効果】

以上説明したように、本発明はEC層を劣化させることなく、第2濃度への遷移時間を良好に短縮できるという格別の効果がある。

4. 図面の簡単な説明

第1図は本発明の一実施例による方法を利用した装置の構成図、第2図は実施例の作用を示すグラフ、第3図は本発明及び従来技術に係るECDの等価回路図、第4図は従来技術の作用を示すグラフである。

「主要部の符号の説明」

10・・・ECD等価回路、12・・・スイッチ、14・・・電圧源、16・・・比較器。

代理人 弁理士 佐藤正年

Figure 1 is a schematic diagram of the control circuit for the ECD zeroing circuit. The circuit consists of several interconnected components:

- Block 14:** A voltage divider labeled V_F/V_Z .
- Block 12:** A dashed box containing two switches, $12b$ and $12a$. Switch $12b$ is controlled by input $12C$, and switch $12a$ is controlled by input $12B$.
- Block 10:** A dashed box containing a resistor R in series with a capacitor C connected to ground. It also includes a voltage source V_F and a switch $16b$ controlled by input $16A$.
- Block 16:** A dashed box containing a switch $16a$ controlled by input $16B$.


The connections are as follows:

- The output of block 14 is connected to switch $12b$.
- Switch $12b$ is connected to switch $12a$.
- Switch $12a$ is connected to the resistor R in block 10.
- The output of block 16 (switch $16a$) is connected to the voltage source V_F in block 10.
- Switch $16b$ in block 10 is connected to the output of the capacitor C .


Legend:

- 10: ECD zeroing circuit
- 12: Switch
- 14: Voltage divider
- 16: Comparator


第 1 圖



第 2 回



第 3 圖



第 4 圖